文章来源：由「百度新聞」平台非商業用途取用"https://new.qq.com/omn/20220117/20220117A01Z4V00.html"

數據手冊https:www.analog.comenproductsad9280.html開發環境IntelFPGA+QuartusII簡介基于ALTERAFPGA+AD9280的DDS信號發生器，輸出8位正弦波，頻率大小可通過按鍵調節。Arduino控制DDS信號生成https:github.comnicolacimminoFunctionGenerator簡介采用Verilog中內置的DDS的函數發生器，具有FSK、PSK、ASK功能和多種波形。Signal_Generator_based_on_FPGAhttps:github.comyeby97Signal_Generator_based_on_FPGA簡介可以產生正弦AMFMASKFSK信號，參數不可調（所以稱其很簡易）。使用所平臺的IP核產生，ROM初始化：AlteraQuartusII使用mif文件；XilinxISE使用COE文件。相應文件使用MATLAB產生(提供源文件)。verilog-DDS-generatorhttps:github.comZhiming-Huangverilog-DDS-generator簡介DE0-CV（CycloneV）+QuartusII15.0頻率在100khz-1Mhz之間產生正弦波、方波和三角波總結今天介紹了幾個DDS項目，因為DDS和外圍的DAC關系很大，所以這幾個項目只能作為參考，主要就是看下控制方案，核心的部分一是外圍DAC控制，而是波形文件的生成，這幾個項目基本都提供了相關的波形生成的源文件（matlab或Python），對于很多人來說，整體難度比較低。最后，還是感謝各個大佬開源的項目，讓我們受益匪淺。后面有什麼感興趣方面的項目，大家可以在后臺留言或者加微信留言，今天就到這，我是爆肝的碎碎思，期待下期文章與你相見。想用FPGA加速神經網絡，這兩個開源項目你必須要了解優秀的VerilogFPGA開源項目介紹（十四）-使用FPGA實現LeNet-5深度神經網絡模型優秀的VerilogFPGA開源項目介紹（十三）-I2C優秀的VerilogFPGA開源項目介紹（十二）-玩FPGA不乏味優秀的VerilogFPGA開源項目介紹（十一）-SPISPIFLASHSD卡優秀的VerilogFPGA開源項目介紹（十）-H.264和H.265優秀的VerilogFPGA開源項目介紹（九）-DP（增改版）優秀的VerilogFPGA開源項目介紹（八）-HDMI優秀的VerilogFPGA開源項目介紹（七）-CAN通信優秀的VerilogFPGA開源項目介紹（六）-MIPI優秀的VerilogFPGA開源項目介紹（五）-USB通信優秀的VerilogFPGA開源項目介紹（四）-Ethernet優秀的VerilogFPGA開源項目介紹（三）-大廠的項目優秀的VerilogFPGA開源項目介紹（二）-RISC-V優秀的VerilogFPGA開源項目介紹（一）-PCIe通信

關鍵字標籤：Signal Generator supplier